集创赛优秀项目介绍-基于安路EG4S20 FPGA平台的智能娱乐收音机
发布时间2023-04-03
由工业和信息化部人才交流中心主办的2022年第六届全国大学生集成电路创新创业大赛(以下简称:集创赛)已落下帷幕,根据南昌工院大家的“夜的第六章”人员做的自动化游戏CD机业务,在2023年集创赛安谋技术杯兑换没事等奖。此业务通过Arm Cortex-M0办理器在安路EG4S20上根据FM_SDR板卡打造拥有无线wifi通信整体基带移动信号办理的片上整体。

1 新项目简单
本大型项目依托于Arm Cortex-M0进行cpu在安路EG4S20上运用FM_SDR板卡实现满足wifi手机通信网基带网络信号进行处里的片上设计,免费下载编译程序后,可在Keil软件界面中完整操作及程序运行。
影视作品操作内系统总线链接存储器器与FPGA板载的外设,如科技管、向量电脑键盘、拨动开关按钮、LED、蜂鸣器、FLASH等,匹配管控内围扩充电路原理实现目标FM等数据通信数据信息的熬制解调等补救。此时地基上,设计制作FIR带通滤波器而且要为FMrfrf射频板标准配置了机械性能相对样板工程的rfrf射频wifi天线与大音腔高音喇叭,使音质拥有了升级;按照处理器CI1122完全对目标语句的挂机区分功用简化法了调台的的操作具体步骤;回收利用集成电路芯片内合封的SDRAM和SD卡方案完成对歌曲的播放器、录频和评价实用功能;用板载QN8027放射处理集成ic延长FM安卓游戏、设备臂设定等沟通能力,与此同时作多功能的FM放射处理集成ic,QN8027鼓励有3d立体化感声高速传输数据,但MSi001仅鼓励FM基带解调,选取有3d立体化感声数字式解调的策划方案,到位了对有3d立体化感声副载波的解调(AM解调),到位了有3d立体化感声高速传输数据,展示会视觉效果更好,实践操作的创新精神强。
2 装置结构设计
本平台的最主要机机系统控制部件是指ARM Cortex-M0内核、AHB串口通信向量、CMSIS-DAP程序调试网络端口、语音说话识别图片控制器图片、SD卡控制器图片等,按照平台框图下述图右图。在细则的设计时,核心区心理准备为软和件携手,加以用规划设计板能源完整所有平台的搭设,成分右图右图。

图2. 一体化软件系统定制
3 操作系统建设
3.1 FPGA开发技术板
我们都将搭建板的本质集成电路原理芯片机型全选为安路新材料技术的EG4S20BG256,它具备有低功率、低总成本、高稳定性等特性。有丰富性的LUT、DSP、BRAM、快速差分IO等成本,专业的引脚兼容替代稳定性。有256个管脚(这之中能用的 IO共193个);在周边模组模组的设定上,则以简单可以直观、小而易带着为制定目标,常见是指以下的一类模组:板载USB-JTAG电路原理,满足四根线供气和复位;传输显示信息类,如Led、数字管;填写使用类的,如行列式键位、拨动开关按钮;表示及音频文件类的,如蜂鸣器;正式安全可靠电源接口标准类的,如UART转USB电源接口标准;储存空间器类的,如FLASH储存空间器、SDRAM储存空间器;变位系数相溶类的,如ADC和DAC。
同样杏彩游戏官网 具备丰富多彩的设计的器具(假如TD)帮助到微信用户效果地巧用 EAGLE APP满足缜密设计的。领域领先于的全方位的和布置图接线新产品,为访客结构设计高新产品品质量新产品展示扎实保护。本来设计所选电源芯片参数为EG4S20BG256,是体系结构安路稳定准确的降低成本费用、低功能损耗可程序语言 FPGA—EG4S20,适用一览表的3D 合封能力,与一头 2M X 32bits 的 SDRAM合封而成。发掘板产成品随时随时。

图3. FPGA的开发板真实物体图
19600个 LUTs,用户组IO人数193个
比较好的的55nm低输出功率流程
外部功能损耗低至5mA
156 Kbits划分保存器(Distribute RAM)
1 Mbits添加块数据库器(Block RAM名字简称BRAM)包扩:64个9 Kbits BRAM,可运行环境为真双口,8Kx1到512x18形式 16个32 Kbits BRAM,可运行环境为真双口,可设有为2K16或4K8常用FIFO管控思维模式
内部设置有2M* 32bits SDR SDRAM,高作业挂钟200MHz
提升的的LUT4/LUT5三人组合结构设计双串口匀称式储存方式器适用算数方式运算快速的进位链方式
工作输出/工作输出象限主要包括DDR寄存器
Generic DDRx1
Generic DDRx2
扶持LVTTL、LVCMOS (3.3/2.5/1.8V/1.5/1.2V)、PCI
的支持LVDS,Bus-LVDS, MLVDS, RSDS, LVPECL
能够热插拔
可配资上拉/下拉玩法
片内100欧姆差分阻值
共性极速I/O插口设计方案的2路IOCLK
16路整体石英钟
能够4个PLLs用以声音频率结合
5路挂钟輸出
分频公式1到128
不支持5路钟表输送级联
动态展示相位考虑
主模式切换串行SPI (MSPI)
从方式串行 (SS)
主模型串行x8 (MP)
从模式切换多处理机系统x8 (SP)
JTAG方法 (IEEE-1532)
8出入口12位1MSPS SAR ADC
结合的电压监视器模组
内装方形自激振荡器
3.2 微波射频的开发板
选择了DMZ_FMSDR開發板。DMZ_FMSDR内壁收录了50M-120M,400M-1000M频射吸收控制电线,76M-108M的FM渠道使用控制电线,耳麦话筒控制电线,音频软件耳放和后级功放控制电线。可能够 源程序改变FMcd机、FM使用机、FM电话机机各种另一频段的吸收机。FM_SDR电源方案与EG4S20电源方案对插关心图如下图一样一样。
图4. FM_SDR接口与EG4S20接口对插构造图
4 系统装修设计
5 诗集表面
图5. 实际图
项目团队了解
参赛者机关单位:深圳理工学学校
团队简称:夜的七章
引导名师:付琴,杨媛媛
参赛选手对员:王鑫鹏,卢思远,黄俊颖
总联赛奖项名称:甲等奖