技术分享 | FPGA中block ram的特殊用法列举
发布时间2020-10-27
在FPGA中block ram是很常用的硬核影视资源性共享，适宜的使用等等硬件配置影视资源性共享必须的程度上还可以提高一个设计方案，浪费影视资源性共享使用率，宽裕开发管理FPGA电源芯片中的不确定总价值，此文基于个人个人小结的几个操作方法，融合安路创新科技FPGA做简洁明了个人小结，描述大体设计原理。
主要的原理以下：
以1K*9bit双表层配制模式，概述，一家bram9k，可以当成这两个512*9k rom
将A表层的地此最低的位规定接0，B表层的地此最低的位规定接1，则实现A服务器端口处只可以远程造访0~511的注册地址环境，能够B服务器端口处只可以远程造访512~1023地址查询空間，互不问题，特别于几个小功率的rom
使用量二：看做并行计算数据文件的多周期怎么算延时电路
首要原因以下几点：
将bram例化成简单的双服务器接口经营模式，并将写服务器接口进行固定好使能为写，读服务器接口进行固定好使能为读。
将ram形式 配备成 “读先行形式 ”，一直在写其他位置开始之前会先把该位置的数据库读取
用另一款模长为N(N=4)的运算器，间断性向ram中写大数据分析，会得见另一款延迟时间为N+1的的输出大数据分析
详细图：
妙用三：应用于迅速大市场规模筛选器
基本性方法下列：
以9Kbit bram试对，设计成双表层，1k*9bit模试
A服务器端口号doa[7:0]是低8bit 数值器伤害，doa[8]是进位数字信号，给到B服务器端口号的使能
B端口处dob[7:0]是高8bit计数器器输入输出。
考虑到B串口的数据统计有一款 个时期延长时间，将A串口的数据统计延长时间一款 时期后续与B串口组成16bit计数法器
也即一位9Kbit bram就可以結构排成位16bit的计数法器
设计方案原案是三个8bit的计算器级联塑造16bit计数
rom缺省化文档文件
addr | vaule |
0 | 1 |
1 | 2 |
2 | 3 |
3 | 4 |
… | … |
254 | 255 |
255 | 256 |
256 | 0 |
… | 0 |
1023 | 0 |
妙用四：结够迅速冗杂的壮态机
普通模式机机制框图正确：
应用于rom的睡眠状态机原因下述：
先是知道 工作情况界定，工作情况跳转页面前提条件，工作情况传输
将现态输送与键入给到rom_a的门店地址端，原始化值一般选择输送值
将现态的内容输出与网页跳转前提条件给到rom_b的地此端，初始值化值一般选择次态的内容输出
若睡眠状态得少，可不可以将rom_a与rom_b伴有成小个真双口的rom
关于更多细节请参考如下相关文档：
1. 《应用场景FPGA的罗马数字移动信号治理》 高冠亚军 手机行业出版商社
2. EF2_datahseet_V3.9
